QR code per la pagina originale

AMD pianifica il lancio di processori a 6 e 12 core

,

Per cercare di ridurre le perdite pari a 358 milioni di dollari (di cui 50 derivano dall’acquisizione di ATI), riportate nel primo trimestre del 2008, che comporteranno il licenziamento del 10% dei suoi dipendenti, AMD lancerà, entro la fine del 2008, le nuove CPU della famiglia Opteron.

I processori, noti con il nome in codice di Shanghai, rappresentano l’evoluzione a 45 nm delle CPU Barcelona e si basano sullo stesso stepping B3 e socket 1207 (socket F).

Oltre al nuovo processo produttivo, ci sarà un incremento della cache L3 fino a 6 MB e varie ottimizzazioni che incrementeranno l’IPC, Instruction per Clock. Inoltre, a differenza di quanto inizialmente annunciato, il bus HyperTransport 3.0 non sarà utilizzato anche per comunicare con il Southbridge, ma solo per la comunicazione all’interno della CPU.

A partire dal processore Shanghai, verrà realizzato un processore a sei core nativi, dal nome in codice Istanbul, con l’obiettivo di contrastare Intel nel segmento dei sistemi server, per il quale la casa di Santa Clara ha recentemente annunciato il processore a sei core Dunnington.

In futuro, l’unione di due die Istanbul in un singolo package darà vita a un processore a 12 core, in cui i core comunicheranno tra loro grazie a un’interconnessione HyperTransport 3.0. Ognuno di questi processori integrerà un controller di memoria dual-channel, per cui un singolo core potrà emulare le funzioni di memoria quad-channel accedendo al secondo controller di memoria dual-channel presente sullo stesso socket. Secondo DailyTech, questo permetterà ad AMD di ribattere al controller di memoria a tre canali che sarà integrato nel processore Intel Nehalem.

I processori basati su core Shanghai utilizzeranno il socket 1207 per comunicare con la scheda madre, lo stesso usato dagli attuali processori Opteron quad core, per garantire la retrocompatibilità. Tuttavia, per sfruttare al meglio queste nuove CPU bisognerà passare al socket 1207+, in grado di gestire la massima frequenza (2,6 GHz) del bus HyperTransport 3.0.