Molti ricorderanno i problemi dei primi SSD che integravano il controller JMF602 di JMicron, principale imputato delle scadenti prestazioni durante le operazioni di scrittura casuale. L’azienda annuncia, di recente che tale controller starebbe per essere sostituito dal nuovo JMF612, più piccolo, più veloce e più economico del suo predecessore e permetterà di realizzare SSD dal prezzo più basso di quello attuale.
Il chip JMF612 usa un core ARM9 (con ROM da 32 KB e RAM da 128 KB) ed è racchiuso in un package 289-ball TFBGA; inoltre supporterà una cache esterna con tagli fino a 256 MB di memoria DDR o DDR2. Il nuovo controller è stato progettato per essere abbinato alle prossime memorie flash NAND realizzate con processo produttivo da 34 nanometri (IM Flash Technologies) e 32 nanometri (Samsung e Toshiba).
L’uso di un componente più economico e di chip flash ad alta densità, dovrebbe portare ad una riduzione dei prezzi degli SSD pari al 50% entro Natale.
I nuovi dispositivi supporteranno anche il Native Command Queuing (NCQ), il protocollo AES a 128 bit e saranno compatibili con le interfacce SATA-II e USB 2.0, quest’ultima utilizzata sia per il trasferimento dei dati che per l’update del firmware. Un algoritmo ECC implementato in hardware assicura l’integrità dei dati, consentendo di correggere fino a 24 bit di errori casuali per 1024 byte.
Infine, grazie alla presenza di otto canali di memoria che garantiranno un accesso veloce ai dati, il chip JMF612 dovrebbe essere il controller integrato nei primi SSD da 1 TB.
In attesa di presentare anche un controller compatibile SATA 6 Gbps nel corso del 2010, il JMF612 sarà disponibile per la produzione di massa a partire dal prossimo mese di luglio.